VERILOG描述的DDS生成器

该资源是VERILOG描述的DDS生成器,需要的可以下载来测试下

更多:Verilog HDL
其他资料

数字通信同步技术的MATLAB与FPGA实现 AlteraVerilog版 PDF

上传者:不问归期

源创客Altium Designer 3D元件PCB封装库

上传者:yixiudz

轻松成为设计高手-Verilog HDL实用精解的源代码

上传者:2224045351

Verilog HDL应用程序设计实例精讲

上传者:不问归期

FPGA大神100例实战设计经验

上传者:不问归期

上传者:18201036034

学习使我快乐~

关于我们:

【硬氪】专注于服务广大硬件工程师、极客、科技发烧友,让知识获取更加简单高效是我们一直所追求的!

声明:

本站所有资料均来自互联网、以及网友提供,仅供学习和研究使用,无任何商业目的,版权归原作如有侵权请联系 QQ: 270919021,本站马上更正