Verilog串口通信程序(详细注释)
Verilog串口通信程序,详细注释自己看了很多材料以后,精心整理的串口通信实验原理和指导,在网上找了很多代码,大部分因为没有很好的注释,看起来很头疼,于是自己写了一份,附带详细的注释,在modelsim仿真器上已经得到验证,现在传上来,仅供参考。 PS1:最后部分给出了一个测试文件,写的非常简单,只是验证了功能,不是很好的测试; PS2:代码部分看上去有点乱,因为在word中代码的层次结构无法清晰显示,如有需要,下载后把代码copy到notepad++这种类似的专用变成工具里面,就很清晰的显示代码和注释了。
更多:Verilog HDL
源创客Altium Designer 3D元件PCB封装库
上传者:yixiudz
轻松成为设计高手-Verilog HDL实用精解的源代码
上传者:2224045351
Verilog HDL应用程序设计实例精讲
上传者:不问归期
FPGA大神100例实战设计经验
上传者:不问归期
上传者:cptchn
学习使我快乐~
关于我们:
【硬氪】专注于服务广大硬件工程师、极客、科技发烧友,让知识获取更加简单高效是我们一直所追求的!
声明:
本站所有资料均来自互联网、以及网友提供,仅供学习和研究使用,无任何商业目的,版权归原作如有侵权请联系 QQ: 270919021,本站马上更正