登录
注册
串并转换 verilog
该资源是 串并转换 verilog
更多:
Verilog HDL
其他资料
源创客Altium Designer 3D元件PCB封装库
上传者:
yixiudz
更新时间:
2019年09月11日 22:21
数字通信同步技术的MATLAB与FPGA实现 AlteraVerilog版 PDF
上传者:
不问归期
更新时间:
2019年10月17日 11:36
轻松成为设计高手-Verilog HDL实用精解的源代码
上传者:
2224045351
更新时间:
2019年10月16日 16:13
快速学习华为入门Verilog HDL 教程
上传者:
让梦不要醒
更新时间:
2019年08月23日 13:40
FPGA大神100例实战设计经验
上传者:
不问归期
更新时间:
2019年08月22日 14:58
上传者:17201036034
学习使我快乐~
关于我们:
【硬氪】专注于服务广大硬件工程师、极客、科技发烧友,让知识获取更加简单高效是我们一直所追求的!
声明:
本站所有资料均来自互联网、以及网友提供,仅供学习和研究使用,无任何商业目的,版权归原作如有侵权请联系 QQ: 270919021,本站马上更正