串并转换 verilog

该资源是 串并转换 verilog

举报

更多: Verilog HDL

基于MFC的可视化数据结构
上传者:tianqi911 更新时间:2019年11月27日 10:16
STM32F103_USART_DMA不定长度数据接收
上传者:H826734910 更新时间:2019年10月15日 12:33
使用Verilog+quartus2+ModelSim仿真UART串口通信(32位)
上传者:15201036034 更新时间:2020年1月16日 09:53
STM32F407 探索者HAL库例程V1.1
上传者:lvyeniu 更新时间:2020年1月2日 09:11
7成像仪实时事件处理器RTEP的FPGA设计研究pdf
上传者:不问归期 更新时间:2019年11月25日 21:11

上传者:17201036034

学习使我快乐~

关于我们:

【硬氪】专注于服务广大硬件工程师、极客、科技发烧友,让知识获取更加简单高效是我们一直所追求的!

声明:

本站所有资料均来自互联网、以及网友提供,仅供学习和研究使用,无任何商业目的,版权归原作如有侵权请联系 QQ: 270919021,本站马上更正