一种宽带信号产生的DDS+PLL+Hybrid

设计了实验电路,对所提出的电路结构和相位补偿方法进行了验证.试验结果表明,在环路带宽为1MHz和2MHz时,环路的捕获时间分别减小为2.175μs和1.032μs；相位误差小于4°