基于FPGA的数字频率计设计

《基于FPGA的数字频率计设计》 本科时候的EDA课程期末大作业,内含完整报告,代码,PCB和原理图,压缩包是我完整提交给老师的部分。 *利用QuartusII开发软件,使用Verilog 程序编写。 频率计的核心测频模块采用了基于 FPGA 大规模可编程逻辑器件的 EDA 设计技术,依据自上而下的设计方法,将测频模块按照实现功能的不同划分成了多个子模块,用 Verilog 程序实现了每个子模块的功能,最后通过顶层设计文件中的元件例化语句将各个模块连接起来形成了测频模块的完整 Verilog 程序设计。

上传者:18272385634

学习使我快乐~

关于我们:

【硬氪】专注于服务广大硬件工程师、极客、科技发烧友,让知识获取更加简单高效是我们一直所追求的!

声明:

本站所有资料均来自互联网、以及网友提供,仅供学习和研究使用,无任何商业目的,版权归原作如有侵权请联系 QQ: 270919021,本站马上更正