dds波形发生器（基于FPGA）
基于FPGA的dds波形发生器 利用FPGA+DAC，设计一个DDS信号发生器。 要求：1. 分辨率优于0.1HZ 2. ROM长度8位、位宽8位 3. 输出频率：10HZ~60KHZ（每周期>=50个点） 4. 显示信号频率（16进制显示，低频时至少含一位小数） 5. 直接输入频率控制字
上传者：mingyuexin
学习使我快乐~
关于我们:
【硬氪】专注于服务广大硬件工程师、极客、科技发烧友，让知识获取更加简单高效是我们一直所追求的！
声明:
本站所有资料均来自互联网、以及网友提供，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权请联系 QQ: 270919021，本站马上更正