导航logo

Verilog HDL

简介:Verilog HDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。
CIC插值滤波器
贡献者:18201036034 更新时间:2019年12月27日 09:12
黑金FPGA开发板的AD_DA模块Verilog代码和硬件原理图
贡献者:17201036034 更新时间:2019年12月13日 13:37
异步fifo设计verilog源代码
贡献者:17201036034 更新时间:2019年11月15日 15:25
FIFO的Verilog实现
贡献者:17201036034 更新时间:2019年11月16日 16:34
关于verilog流水线设计的精华
贡献者:17201036034 更新时间:2019年11月2日 17:26
课设dds的Verilog实现
贡献者:16201036034 更新时间:2019年10月31日 14:02
xilinx dds verilog 代码
贡献者:17201036034 更新时间:2019年10月31日 10:42
DDS verilog程序非常适合入门
贡献者:17201036034 更新时间:2019年10月31日 10:38
VERILOG描述的DDS生成器
贡献者:18201036034 更新时间:2019年10月31日 10:18
DDS正弦波、方波、三角波发生器 Verilog程序
贡献者:18201036034 更新时间:2019年10月31日 10:15

关于我们:

【硬氪】专注于服务广大硬件工程师、极客、科技发烧友,让知识获取更加简单高效是我们一直所追求的!

声明:

本站所有资料均来自互联网、以及网友提供,仅供学习和研究使用,无任何商业目的,版权归原作如有侵权请联系 QQ: 270919021,本站马上更正