导航logo

Verilog HDL

简介:Verilog HDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。
基于fpga的FFT算法论文
贡献者:17201036034 更新时间:2019年9月10日 21:23
黑金Altera开发板AX301/AX4010Verilog包含实例教程
贡献者:通天教主 更新时间:2019年9月6日 05:37
数字DA转换器FPGA Verilog语言
贡献者:16201036034 更新时间:2019年9月4日 16:48
基于XILINX FPGA的Verilog的数字下变频程序,含测试文件
贡献者:17201036034 更新时间:2019年9月4日 15:22
verilog语言实现基于FPGA的FFT算法设计与实现
贡献者:18201036034 更新时间:2019年9月4日 15:00
VerilogHDL数字系统设计及其应用
贡献者:不问归期 更新时间:2019年8月27日 10:28
Verilog HDL硬件描述语言
贡献者:让梦不要醒 更新时间:2019年8月27日 10:09
从算法设计到硬线逻辑的实现 夏宇闻著
贡献者:不问归期 更新时间:2019年8月26日 13:58
Verilog HDL应用程序设计实例精讲
贡献者:不问归期 更新时间:2019年8月23日 14:09
快速学习Verilog HDL综合实用教程
贡献者:让梦不要醒 更新时间:2019年8月23日 13:44

关于我们:

【硬氪】专注于服务广大硬件工程师、极客、科技发烧友,让知识获取更加简单高效是我们一直所追求的!

声明:

本站所有资料均来自互联网、以及网友提供,仅供学习和研究使用,无任何商业目的,版权归原作如有侵权请联系 QQ: 270919021,本站马上更正