导航logo

Verilog HDL

简介:Verilog HDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。
快速学习华为入门Verilog HDL 教程
贡献者:让梦不要醒 更新时间:2019年8月23日 13:40
FPGA大神100例实战设计经验
贡献者:不问归期 更新时间:2019年8月22日 14:58
FPGA嵌入式应用系统开发经典实例
贡献者:让梦不要醒 更新时间:2019年8月22日 14:15

关于我们:

【硬氪】专注于服务广大硬件工程师、极客、科技发烧友,让知识获取更加简单高效是我们一直所追求的!

声明:

本站所有资料均来自互联网、以及网友提供,仅供学习和研究使用,无任何商业目的,版权归原作如有侵权请联系 QQ: 270919021,本站马上更正